ddr、ddr一致性測試,信號(hào)完整系測試以通用計(jì)算機(jī)主板上的ddr2總線為例,ddr2信號(hào)線可以分為數(shù)據(jù)、命令、時(shí)鐘3部分。其中數(shù)據(jù)線部分主要完成數(shù)據(jù)傳輸工作,包括數(shù)據(jù)線dq0-63、data mask線dm0-7、數(shù)據(jù)同步線dqs/dqs# (數(shù)據(jù)同步線可選單端或差分,通過設(shè)定內(nèi)存芯片內(nèi)部寄存器emr[1]的a10位進(jìn)行選擇);命令線部分包括地址線a0-14、bank選擇線bs0-2、行地址
更新時(shí)間:2025-05-15